|
記憶體管理
另外一個主要的改變是記憶體架構,如果最大的512同步執行緒還不夠的話,記憶體傳輸閘道(memory transportation hub)可以由核心移到外面來,做為一個外環通道匯流排(ring bus),讓中心資料傳輸不受阻礙之下建立起一個外圍的高速傳輸路徑,所以就不需要在已經非常複雜的架構中再加上更多的混亂了。
或許一些微處理器設計的高手會質疑記憶體讀取的指令將會比以往花費更多的時間才可以完成,讀取資料的速度變慢了,這個事實ATI只好靠有效率追加記憶體延滯時間(latency)來解套了。

這是一個讀取指令開始時的資料存取路徑,首先客戶端會送一個資訊儲存需求訊息給記憶體。

這個需求訊息被記憶體控制器收到。

記憶體控制器會送一個指令以更正記憶體模組。

最後,資料讀取才會發生並且送到當地最近的外環站,資料會延著外環匯流排傳送到最近的外環站,然後開始啟動接收裝置,匯流排將資料實體加以傳輸到客戶端,隨即結束整個讀取循環。

如果在傳統記憶體架構下做了這種轉變,那會變成一場大災難,但是在超執行緒(ultra-threaded)處理程序之下,可以在短短四個執行緒裡面消除以上的缺點,也就是當記憶體存取時,就會先暫停然後處理四個上述其他的執行緒,接著就會有想要的資料到位,這個新架構的關鍵在於像素分配處理器(dispatch processor)的協調功能,及記憶體管理器和其他部分的聯繫合作,讓超執行緒加上環道匯流排架構得以脫穎而出。
這個記憶體架構還有另外的兩個好處,第一個是資料通道的設計,在X850系列有四個64位元通道,而X1000採用了八個32位元通道,這對記憶體控制器來說是更好管理而且提高資料傳輸效率。
第二個是快取的設計,以前的快取資料排線是直接映對的(directly mapped),一有資料就直接存取,可是一遇到交通尖峰,存取就會動彈不得,ATI改採完全的相關記憶體快取(fully associative cache),這必須要有較多的記憶體管理監督,但是可以增加存取的頻率而所需的頻寬卻可以降低。 |